台積電3DIC處長 鄭心圃
 |
雖然半導體製程已進入20奈米世代，但持續微縮的趨勢，已隨著製造成本與技術難度的攀升而面臨極限。因此，3D晶片堆疊成為近年來半導體產業新興技術的重要趨勢，能為晶片設計開拓全新的發展領域。 投入半導體製程研發工作多年的鄭心圃博士，在他帶領的團隊努力下，已成功建立世界領先的CoWoS製程整合技術，為台積電開創出一條創新技術之路。 |
從基礎科學出發 開啟3D晶片堆疊技術新頁
關鍵技術精英獎－台積電3DIC處長 鄭心圃
文／勾淑婉
摩爾定律一直是推動半導體產業成長的重要力量。然而，隨著製程微縮的腳步日趨緩慢，為延續產業發展，業者遂將焦點轉移至新興的3D 晶片堆疊技術，期望整合晶片製造與封裝技術，達到系統級微縮的目標。能否在此新興技術上奪得先機，不僅攸關晶圓龍頭台積電的未來發展，更與台灣半導體產業的整體競爭力息息相關。
在台積電3D IC 處長鄭心圃博士的帶領下，3D IC 團隊已成功開發CoWoS 整合製程，克服矽穿孔（TSV） 和矽中介層（interposer） 的3D 晶片關鍵技術，並具有許多第一矽（first silicon）的成功，鞏固台積電位居業界3D ID 龍頭指標。這不僅能為台積電帶來可觀的營收，亦能支持摩爾定律的持續發展。同時，此技術還將是促使台積電未來從晶圓代工轉型成為晶片系統整合代工的關鍵要素，影響非常深遠。
low-k 製程技術發展的先驅者
鄭心圃博士畢業於清華大學材料系，曾在國科會精密儀器中心擔任助理研究員，之後赴美深造，分別於紐約州立大學石溪分校和佛羅里達大學取得材料碩士和博士學位。 他談到，「我碩、博士的研究主題都是與表面科學有關，但因為對基礎科學有深厚興趣，後來到耶魯大學進行博士後研究時就轉到應用物理及電子方面，開啟了我半導體技術的研究工作。」
鄭心圃於1991 年進入德州儀器公司擔任研究員，以新型金屬連線（interconnect）的開發為主，並在1994～1995 年間率先發表一系列以低介電常數（low-k dielectric）為題的重要論文，引起業界對此課題的重視，可以說是low-k 技術的先驅。 之後，他被延攬至美國應用材料公司，負責成立low-k的研發團隊，隔年提出黑鑽石（Black Diamond）low-k製程。此技術日後成為工業界的標準製程，對半導體的性能提昇有極大的貢獻。
1998 年，鄭心圃返台，進入世大半導體擔任研究處長，負責先進模組製程的開發。後因世大併入台積電，遂任職於台積電研發部門至今。「我在台積電的研發工作包括先進製程的模組及整合，之後從晶圓領域延伸到先進封裝及錫球（bumping） 的開發。近年則專注於3D 晶片（3DIC）及矽中介層（interposer）的研發，」他說。
隨時翻閱基礎資料書 從根本著手
鄭心圃回憶說，「2000 年加入台積電時，正好是台積電決定自行開發0.13 微米銅製程技術，並啟動群山計畫積極爭取整合元件製造（IDM）客戶的關鍵時刻。」
「群山計畫是將每家IDM客戶以台灣百岳命名，目標就是要攻克山頂，讓IDM客戶能在產能滿載時願意委外到台積電生產。我參與的是大武山計畫。群山計畫的成功，讓台積電得以奠定了晶圓代工龍頭的地位。」 之後，鄭心圃的研究重心轉向晶片封裝交互（Chip-Package nteraction，CPI）， 奠定了他從事3D晶片研發的基礎。多年的研發工作累積，鄭心圃共有113件美國專利局授予的專利，77件中華民國專利，目前尚有數十件仍在申請中。
鑽研於半導體技術研究多年，鄭心圃已累積擁有涵蓋晶片至封裝的完整視野與經驗。他指出，「物理、化學等基礎科學是半導體技術的重要基石。我的桌上總是放著普通物理、電子結構、元素週期表這些基本資料，每當碰到困境，從根本著手，往往能找到解決的方法。」 特別是，半導體製程牽涉許多材料開發，「透過重新推敲化學元素的基本特性，能讓我找到突破問題的路徑。」素有「台灣原子科學之父」美譽之稱，並曾擔任清華大學顧問的孫觀漢教授則是啟發鄭心圃重視基礎科學的貴人。鄭心圃說，「孫教授不僅在學術界享有崇高地位，更是具有人權關懷的翩翩學者，是我非常尊敬景仰的長輩。」
3D 晶片 系統微縮的真正推手
關於3D 晶片，鄭心圃解釋說，「半導體產業一直以來都是遵循摩爾定律，透過製程微縮，開發出功能更強但價格更低的晶片來推動的。但是，隨著微縮的技術複雜度與成本越來越高，近年來業界便開始朝晶片堆疊的方式發展，以3DIC 來延續摩爾定律的持續發展。」
鄭心圃很感謝公司長官的遠見，特別是執行副總暨共同營運長蔣尚義和資深處長余振華的支持，三年前便開始投入資源開發這項技術，現在到了開花結果的階段。
他強調，「3D 晶片的發展，將是實現系統微縮的真正推手，將能為台灣甚至半導體產業的未來發展，開啟新頁。」然而，3D 晶片雖然概念可行，但實際應用上，不管在技術、營運模式、以及供應鏈整合上都還有許多的挑戰有待克服。
台積電開發的3D 晶片技術稱為CoWoS（Chip-on-Wafer-on-Substrate）， 是業界第一個全方位的整合服務製程，目前的良率及可靠性都大幅超越競爭對手，已立下3D 晶片技術的一個重要里程碑。
台積電的重要合作夥伴賽靈思（Xilinx），其資深處長Suresh Ramalingam 博士談到與鄭心圃的合作經驗時表示，「因為有鄭博士傑出的技術與領導，為我們解決了在矽穿孔（TSV）與微凸塊（uBump）等矽晶互連技術上嚴格的可靠度問題。心圃作為一個技術與專案經理人，儘管有些討論是相當困難的，但他依然有效率執行任務，並緊盯良率改善與降低產品生產時程達30％以上，這對我們來說是相當重要且珍貴的。」
鄭心圃表示，「雖然目前CoWoS 已有初步成果，但仍處於萌芽期階段，未來還有許多課題需要努力，包括正式邁入量產、降低成本、將此技術擴展為主流應用，以及設計生態系統與供應鏈等。我們仍將繼續前進。」
提到目前國內產業面臨較以往更劇的威脅，他說，「我非常榮幸能對CoWoS 技術有所貢獻，建立國人自主且是世界上最先進的關鍵技術。希望能藉此對台灣經濟、產業技術的提昇盡個人的一份力量和心意，也為產業開創更多研發空間和經濟效益。」
感言〉鄭心圃 處長
我非常感謝有機會從事3DIC 的研發，一個極具開創性的好題目。研發的結果對產業、國家乃至人類都有非常正面的影響。
我感謝與我一起日夜工作的同仁，每一位總是兢兢業業，全力以赴。我要特別感謝我的長官:余振華資深處長和蔣尚義共同營運長，他們的指導、支持，深遠的眼光與精密的思維。
3DIC 是下世代的 IC 關鍵新技術， 對台積電和台灣的半導體工業有兩大的影響: (1) 3DIC技術可支持摩爾定律的發展，特別是在降低製造成本和效能的提升。(2) 3DIC 是可促使台積電未來從晶圓代工轉型成為晶片系統整合代工的關鍵要素。台積電的CoWoS 生產技術從成本、封測製程及市場角度切入，對我國半導體廠商在3D IC 技術方面的發展提供強大的動力，希望能為台灣半導體產業帶來下一個十年之榮景。
最後，我要感謝我的家人多年來的支持，我的妻子盡心持家，讓我在工作上無後顧之憂。
圖片列表
- 發布日期：2013/05/05
- 最後更新時間： 2024/05/06
- 點閱次數：345